主题稿

3D DRAM转向逻辑工艺的制造门槛

先进存储的竞争，可能不再只是把传统DRAM制程做得更精细。SK hynix正探索以晶圆代工工艺开发下一代3D DRAM。若这一方向落地，制造能力的重心会部分转向逻辑制程、相关工程人才和先进互连的整合能力。

这也是这条路线值得关注的原因。存储厂商过去的核心投入主要围绕存储单元和堆叠工艺；3D DRAM若更多借用逻辑代工能力，设备、人才和合作伙伴的选择都会改变。对具备逻辑工艺积累的一方，这可能带来更多参与先进存储制造的机会；对存储厂商而言，则意味着研发和导入成本可能上升，且对外部技术协同的依赖提高。

但工艺路线的变化不等于产能能够迅速兑现。CXMT已试产HBM3，初始良率约为25%，问题指向TSV技术尚不成熟。TSV是用垂直通道连接堆叠芯片的关键环节。良率偏低意味着同样的投片难以转化为足够的合格产品，材料、设备与晶圆成本也会被更多不合格品摊薄。

因此，短期更应区分“能够试产”和“能够稳定供货”。3D DRAM对逻辑工艺的采用范围、CXMT良率的统计口径及后续爬坡速度，仍缺少公司原始披露。现阶段可以确认的是，高端存储的制造竞争正在延伸，而良率仍是决定扩产效果的硬约束。

▌ 来源

内容仅供信息与研究参考，详见免责声明。

分析视角与框架指引（不构成个股投资建议）：